单周期CPU的Verilog实现 单周期CPU,实现了lw,sw,add,sub,slt,jmp指令 语言: 其他 大小: 类型: tag: 上传人:zhanzhil 上传时间:2023-09-28 0 VerilogHDL语言单时钟周期CPU设计 一个用VerilogHDL语言实现的单时钟周期CPU原代码,里面有完整的工程代码,逻辑图,报告文档等。此CPU共完成了16条常见MIPS指令。 语言: 其他 大小: 类型: tag: 上传人:huaihua 上传时间:2023-09-18 0 2条