上传源码
  1. TAG标签
  2. verilogHDL
FPGA蜂鸣器播放音乐 使用Verolog语言，FPGA驱动蜂鸣器播放7个音符
语言: 其他 类型: tag： 上传人：huaihua 上传时间:2023-12-06
0
verilog hdl语言简易十进制计算器 使用Verilog HDL语言开发的简易十进制计算器。输入为4*4矩阵键盘，输出为数码管，可进行一位十进制加减乘除运算。FPGA芯片为Cyclone II EP2C8C208。使用时管脚分配应根据实际硬件情况重新编
语言: 其他 类型: tag： 上传人：engl98 上传时间:2023-09-21
1
quartus ii verilog hdl 正弦信号发生器 quartus ii verilog hdl 正弦信号发生器 附生成mif文件的cpp源码
语言: 其他 类型: tag： 上传人：engl98 上传时间:2023-09-20
0
VerilogHDL语言单时钟周期CPU设计 一个用VerilogHDL语言实现的单时钟周期CPU原代码，里面有完整的工程代码，逻辑图，报告文档等。此CPU共完成了16条常见MIPS指令。
语言: 其他 类型: tag： 上传人：huaihua 上传时间:2023-09-18
0
基于Verilog HDL数字频率计的设计与实现 基于Verilog HDL数字频率计的设计与实现，工程
语言: 其他 类型: tag： 上传人：fuaoxing55 上传时间:2023-09-18
0
NIOSII那些事儿 REV7.0_完整版 NIOS II 是一个用户可配置癿途用 32 位 RISC嵌入弅处理器，它是 SOPC（System On a Programmable Chip,片上可编程系统）癿核心。处理器以软核形弅实现，具有高度癿灱活性和可配置性。 NIOS 癿开収
语言: 其他 类型: tag： 上传人：32332 上传时间:2023-09-18
0
cpu的verilogHDL的简易实现 用verilogHDL实现简易功能的CPU，有寄存器、运算器、内存、控制器等功能。
语言: 其他 类型: tag： 上传人：fuaoxing55 上传时间:2023-09-14
0
基于Verilog HDL的数字系统应用设计 基于Verilog HDL的数字系统应用设计，西安电子科技大学出版社。非影印版。
语言: 其他 类型: tag： 上传人：rtesd 上传时间:2023-09-12
1
bit文件烧录Digilent.adept.system_v2.15.3win7win10均可用 需要学习EDA技术的，使用ISE14.7写VerilogHDL代码编译生成的bit文件，可以使用这个烧录工具烧录进FPGA开发板子上哦！亲测win7win10均可用！直接默认设置安装即可，不需要教程。
语言: 其他 类型: tag： 上传人：yangfen 上传时间:2023-09-10
0
9条