上传源码
  1. TAG标签
  2. verilog
Verilog HDL 浮点数除法器设计 浮点数的除法器设计，资料真的非常好，我做除法器的时候就是参考这本书的
语言: 其他 类型: tag： 上传人：haoyisheng 上传时间:2023-09-22
0
Verilog 多功能数字钟程序 数字钟的分、时、秒模块编写，以及设置时钟功能，加闹钟功能
语言: 其他 类型: tag： 上传人：wjd2002xx 上传时间:2023-09-22
0
夏宇闻-Verilog数字系统设计教程PPT和例题 夏宇闻-Verilog数字系统设计教程PPT和例题
语言: 其他 类型: tag： 上传人：pppxxx 上传时间:2023-09-22
0
MSK调制程序用VERILOG写的 做毕业设计的时候写的MSK调制器的VERILOG程序
语言: 其他 类型: tag： 上传人：huaihua 上传时间:2023-09-21
0
writing testbenches using systemverilog 作者以一个使用者的身份介绍如何开发验证环境，里面列出了很多的规则和方法，国内有中文版本的。个人感觉还是英文的描述比较好...
语言: 其他 类型: tag： 上传人：rtesd 上传时间:2023-09-21
0
H264 Video Encoder RTL IP Core H.264 Baseline and Main ProfileYUV 4:2:0Bitdepth 8FHD@30fps, 50MHzGOP: I/PMB: 16x161/4 Sub-pixelSearch range 16All 13 Intra prediction modeCABACCAVLCDeblocking FilterRate control: CBR/VBR (Software)ROI Coding
语言: VB 类型: tag： 上传人：32332 上传时间:2023-09-21
0
AX7103黑金Verilog教程 AX7103（黑金）Verilog教程，详细的各个例程说明，包括PCIE接口技术等，可以用来学习Vivado和Verilog，作为基础文档，非常有用。
语言: 其他 类型: tag： 上传人：xiaoyang 上传时间:2023-09-21
0
并行CRC16CRC8哈希碰撞测试的FPGA实现，使用Xilinx Ultrascale芯片测试 最近做了一个小实验，实验要求通过并行CRC16和CRC8算法分别把24bit,16bit的数据输入压缩成16bit,8bit.并测试哈希碰撞（把最终的哈希值放到两个RAM中并逐个循环比较），很简单的一个工程，
语言: 其他 类型: tag： 上传人：tianbu 上传时间:2023-09-21
0
Digital Logic Design Using Verilog Coding and RTL Synthesis.bak Digital Logic Design Using Verilog Coding and RTL Synthesis.bak
语言: 其他 类型: tag： 上传人：pppxxx 上传时间:2023-09-21
0
数字逻辑基础与Verilog设计 原书第3版 本书是为“数字逻辑设计”课程编写的入门教材，这门课是电气工程和计算机专业的基础课程。本书着重阐述了数字逻辑基础与逻辑电路的基本设计技术，通过许多例子来引入基本概念
语言: 其他 类型: tag： 上传人：wjd2002xx 上传时间:2023-09-21
0
Xilinx FPGA开发实用教程第2版 —— 田耘 徐文波 2008.11.pdf Xilinx FPGA开发实用教程（第2版） —— 田耘 徐文波 2008.11.pdf详细讲述了Verilog的基础知识、语法以及FPGA的应用等等。
语言: 其他 类型: tag： 上传人：yangfen 上传时间:2023-09-21
0
fpga srio例程 本测试程序实现的功能是：通过 SRIO 进行回环方式的数据传输。
语言: 其他 类型: tag： 上传人：huaihua 上传时间:2023-09-20
0
[数字滤波器的MATLAB与FPGA实现——Altera_Verilog版第2版][杜勇][配套资料].zip 数字滤波器的MATLAB与FPGA实现——Altera_Verilog版（第2版）配套代码，其中有FIR，IIR，自适应滤波器的代码实现，配套ADDA后全部可上板使用
语言: Matlab 类型: tag： 上传人：wjd2002xx 上传时间:2023-09-20
0
e200_opensource-master.zip 蜂鸟E200系列处理器开源代码，蜂鸟E200系列处理器是由中国大陆资深研发团队开发的开源RISC-V处理器核，侧重于低成本低功耗的嵌入式领域，支持从RV32EC到RV32GC的多种指令集，具有2级流
语言: 其他 类型: tag： 上传人：wjd2002xx 上传时间:2023-09-20
0
SystemVerilog验证 测试平台编写指南中文版-带书签 SystemVerilog验证 测试平台编写指南中文版-带书签
语言: 其他 类型: tag： 上传人：wjd2002xx 上传时间:2023-09-20
0
《Verilog与SystemVerilog编程陷阱：如何避免101个常犯的编码错误》 《Verilog与SystemVerilog编程陷阱：如何避免101个常犯的编码错误》可以帮助工程师写出更好的Verilog/SystemVerilog的设计和验证代码，书中阐述了使用Verilog和SystemVerilog语言时超过100个常见的编
语言: 其他 类型: tag： 上传人：zhanzhil 上传时间:2023-09-20
1
Digital Logic Design Using Verilog Verilog HDL方面的实用书，使用Verilog语言来设计数字电路。对Coding和Synthesis有很大帮助。
语言: 其他 类型: tag： 上传人：rtesd 上传时间:2023-09-20
0
verilog实现的流水线CPU 通过verilog语言实现的流水线CPU的源文件、工程文件，已通过仿真和下载验证。
语言: 其他 类型: tag： 上传人：huaihua 上传时间:2023-09-20
0
FPGA数字信号处理五Vivado FIR IP核实现 调用Vivado的FIR Compiler IP核完成FIR滤波，含testbench与仿真，仿真结果优秀；具体说明可参考本人博客。CSDN博客搜索：FPGADesigner
语言: 其他 类型: tag： 上传人：xiaoyang 上传时间:2023-09-20
0
二阶锁频辅助三阶锁相环路滤波器设计.zip 环路滤波器是通信信号调制解调中最重要的一个部分，环路滤波器设计的好坏将直接影响到接收机的性能指标，二阶锁频辅助三阶锁相环路滤波器可以稳定跟踪具有加加速度的信号源，
语言: 其他 类型: tag： 上传人：youshanl968 上传时间:2023-09-20
0
1 2 3 4 5 6 7 8 9 10 11