QuartusII_半加器_1位全加器_4位全加器_4位加减法器_工程_原理图_仿真图 这里面有QuartusII的半加器、1位全加器、4位全加器、4位加减法器的工程文件、原理图、仿真图等,这是我大一的时候做的,能正常运行,如有错误,敬请谅解。 语言: 其他 大小: 类型: tag: 上传人:haoyisheng 上传时间:2023-12-06 1 基于quartusII的五人表决电路设计 基于quartusII的五人表决电路设计实例,包含源代码,设计图,用verilog语言描述 语言: 其他 大小: 类型: tag: 上传人:xiaoyang 上传时间:2023-12-02 1 quartus ii verilog hdl 正弦信号发生器 quartus ii verilog hdl 正弦信号发生器 附生成mif文件的cpp源码 语言: 其他 大小: 类型: tag: 上传人:engl98 上传时间:2023-09-20 0 直方图均衡图像增强的硬件在QuartusII 9.0下的verilog实现 该文件为QuartusII的工程文件,是直方图均衡图像增强的硬件实现,使用verilog编写。共4个子模块,总共6个输入输出引脚,输入:clk为时钟引脚,rst是复位信号*(高位有效),imagesize是 语言: 其他 大小: 类型: tag: 上传人:pppxxx 上传时间:2023-09-19 0 本文档的主要内容详细介绍的是基于quartusII 的8位数字抢答器设计的资料合集 本文档的主要内容详细介绍的是基于quartusII 的8位数字抢答器设计的资料合集 语言: 其他 大小: 类型: tag: 上传人:32332 上传时间:2023-09-15 0 5条