上传源码
  1. TAG标签
  2. VERILOG
Verilog_HDL综合设计（自动乐曲演奏） 用Verilog演奏梁祝，里面有相关代码及原理介绍
语言: 其他 类型: tag： 上传人：yangfen 上传时间:2023-09-15
1
基于FPGA的数字电子时钟设计 使用verilog语言进行编写程序，综合实现数字电子时钟的功能
语言: 其他 类型: tag： 上传人：huaihua 上传时间:2023-09-14
0
基于Verilog的三人抢答器 实现的功能：1.设计一个十秒的倒计时计时器用于选手看题准备并且设计一个60秒的倒计时用于答题。2.设计电路实现三人抢答。3.实现用LCD1602显示当前比赛进行的状态。各个状态如下：
语言: 其他 类型: tag： 上传人：huaihua 上传时间:2023-09-14
0
基于FPGA的8b10b编解码verilog实现 本设计是采用EDA技术设计的一种8B /10B 编解码电路,实现了在高速的串行数据传输中的直流平衡。利用verilog HDL 逻辑设计语言，经过modelsim、quartus II的仿真和下载验证，实现其编码和解码
语言: 其他 类型: tag： 上传人：wjd2002xx 上传时间:2023-09-14
0
FPGA数字信号处理二并行FIR滤波器Verilog设计 并行结构FIR滤波器的Verilog HDL代码，Vivado工程，含testbench与仿真，仿真结果优秀
语言: 其他 类型: tag： 上传人：xiaoyang 上传时间:2023-09-14
0
mips 五级流水线 带转发 带汇编代码 带二进制文件 带使用说明 mips 五级流水线 带转发 带汇编代码 带二进制文件 带使用说明
语言: 其他 类型: tag： 上传人：engl98 上传时间:2023-09-14
0
单周期CPU设计vivado 单周期CPU设计的文件，语言verilog，打开之后，可以用vivado直接跑，思路是正确的，具体的指令需要根据要求做小幅度调整
语言: 其他 类型: tag： 上传人：wjd2002xx 上传时间:2023-09-14
0
FPGA设计的实战演练 高级技巧篇.zip FPGA设计实战演练 (高级技巧篇)的PDF，不错的参考资料
语言: 其他 类型: tag： 上传人：yangfen 上传时间:2023-09-14
0
基于verilog的亮度jpeg压缩算法 自己写的亮度JPEG压缩，verilog。内有总模块和各个分模块的仿真，除了没有对外协议包含整个压缩过程。本人实验用的是串口作为对外协议，算法下载到FPGA中输出图像有效。
语言: 其他 类型: tag： 上传人：youshanl968 上传时间:2023-09-14
0
基于FPGA的 FFT实现 Verilog写的 用到IP核，licesen网上很简单就能找到，大家可以搜一下就行
语言: 其他 类型: tag： 上传人：rtesd 上传时间:2023-09-14
0
大西瓜FPGA开发板例程源码 大西瓜FPGA开发板的verilog例程源码，包括入门和进阶实验，对于初学者很有帮助。
语言: 其他 类型: tag： 上传人：rtesd 上传时间:2023-09-13
0
SoC设计方法与实现（郭炜）.pdf SoC设计方法与实现(郭炜).pdf
语言: 其他 类型: tag： 上传人：xiaoyang 上传时间:2023-09-13
0
设计与验证：Verilog HDL（清晰PDF）.pdf 设计与验证：Verilog HDL(清晰PDF).pdf
语言: 其他 类型: tag： 上传人：yangfen 上传时间:2023-09-13
0
Verilog HDL数字设计与综合 夏宇闻译第二版.pdf Verilog HDL数字设计与综合 夏宇闻译（第二版）.pdf
语言: 其他 类型: tag： 上传人：xiaoyang 上传时间:2023-09-13
0
X-HDL v4.21 +破解工具+破解教程 X-HDL v4.21 +破解工具+破解教程；可以实现Verilog与VHDL之间的转换；包含破解工具以及使用方法
语言: 其他 类型: tag： 上传人：yangfen 上传时间:2023-09-12
1
EDA技术实用教程-VerilogHDL版（第四版）课件-潘松 EDA技术实用教程-VerilogHDL版(第四版)课件-潘松
语言: 其他 类型: tag： 上传人：wjd2002xx 上传时间:2023-09-12
0
DVB-S卷积交织器verilog工程代码 该压缩包包括：基于Xilinx公司的Vivado 2016.4开发软件设计的DVB-S卷积交织器工程代码，包含FPGA工程及运行仿真；该代码设计巧妙，占用资源相对较少，在相应的更高版本的软件都可运行代
语言: VB 类型: tag： 上传人：wjd2002xx 上传时间:2023-09-12
0
基于FPGA的数字示波器 该代码是基于FPGA的数字示波器的代码，编程语言是verilog，开发环境是Quartus II
语言: 其他 类型: tag： 上传人：yangfen 上传时间:2023-09-12
0
Design Recipes for FPGAs Using Verilog and VHDL 经典书籍
语言: 其他 类型: tag： 上传人：wjd2002xx 上传时间:2023-09-11
0
RS485 Verilog通信程序及开发资料 RS485 Verilog通信程序及开发资料
语言: 其他 类型: tag： 上传人：zhanzhil 上传时间:2023-09-11
0
1 2 3 4 5 6 7 8 9 10 11