使用VHDL实现数字钟.zip VHDL实现数字钟,使用quartus设计基于VHDL语言的简易数字钟,要求数字钟能实现以下功能。1.秒、分为00~59六十进制计数器。2.时为00~23二十四进制计数器。3. 具有设置闹钟功能,在设定 语言: 其他 大小: 类型: tag: 上传人:tianbu 上传时间:2023-09-19 0 1条