fpga_源码天堂-讯易技术

基于Verilog的BPSK 基于verilog的BPSK，正弦波为载波，调制信号为PN序列，附硬件调频

语言: 其他大小：类型: tag：上传人：pppxxx 上传时间:2023-11-29

1

Xilinx Zynq Ultrascale+ datasheet Xilinx Zynq Ultrascale+ FPGA系列芯片选型，包括具体具体FPGA芯片型号、芯片各模块功能描述等。

语言: 其他大小：类型: tag：上传人：tianbu 上传时间:2023-11-29

0

virtex-5原版用户手册+中文用户手册UG190-补充英文版奇怪，一个上传资源只允许附加一个文件，这是补充刚才的上传资源。这是英文版

语言: 其他大小：类型: tag：上传人：haoyisheng 上传时间:2023-11-29

0

ALINX黑金Zynq7000开发平台AX7010_AX7020配套教程V20181121 最新，ALINX黑金Zynq7000开发平台AX7010_AX7020配套教程V20181121

语言: 其他大小：类型: tag：上传人：youshanl968 上传时间:2023-10-01

0

基于SOC fpga的开发教程 SoC 芯片，相较于传统的单一 ARM 处理器或 FPGA 芯片， Intel Cyclone V SoCFPGA 既拥有了 ARM 处理器灵活高效的数据运算和事务处理能力，同时又集成了 FPGA 的高速并行处理优势，同时，基于

语言: 其他大小：类型: tag：上传人：zhanzhil 上传时间:2023-10-01

0

FPGA控制dac7731 verilog 编写dac7731控制程序。

语言: 其他大小：类型: tag：上传人：pppxxx 上传时间:2023-10-01

1

基于FPGA的多功能时钟verilog语言.zip 基于FPGA的多功能时钟（verilog语言）基于GX-SOC/SOPC专业级创新开发实验平台，实现以下功能 1 数字钟功能：可以显示时、分、秒。 2 调时功能：可以校正时间。 3 闹钟功能：能对设置的时

语言: 其他大小：类型: tag：上传人：fuaoxing55 上传时间:2023-10-01

1

g_snake.rar 这里包含整个基于FPGA的VGA显示对贪吃蛇游戏的设计的 ise工程文件，verilog源代码，图片转coe文件的matlab代码等文件，工程中需要调用ip核，所使用的FPGA芯片为：Xilinx Spartan-6 LX9

语言: Matlab 大小：类型: tag：上传人：xiaoyang 上传时间:2023-10-01

0

赛灵思FPGA-XC6SLX9最小系统资料赛灵思的FPGA-LXC6SLX9芯片最小系统板的原理及PCB，包括测试程序，资源免费开放

语言: 其他大小：类型: tag：上传人：wjd2002xx 上传时间:2023-10-01

0

黑金Sparten6开发板AX309 Verilog教程V3.2 黑金Sparten6开发板AX309 Verilog教程V3.2是学习黑金Sparten6开发板AX309必不可少的材料，对于其他类型FPGA的学习也有重要指导意义

语言: 其他大小：类型: tag：上传人：tianbu 上传时间:2023-10-01

1

FPGA入门学习资料含14个完整工程，basys3，nexys2开发板资料，verilog 语法相关资料 FPGA 完整工程，非常适合新手入门，14个例子带你轻松入门FPGA，各编译环境适用，还附带basys3，nexys2开发板资料，verilog 语法相关资料

语言: 其他大小：类型: tag：上传人：engl98 上传时间:2023-10-01

1

在FPGA中实现DDS波形可选，频率可调，signaltap ii调试，有注释代码为verilogHDL编写，有三个按键：一个控制波形（方波和正弦波），一个控制频率增加，一个控制频率降低。代码有注释，并在signaltap ii中验证成功。

语言: 其他大小：类型: tag：上传人：haoyisheng 上传时间:2023-09-30

0

FPGA 数电设计健身自行车用FPGA为主要开发模块，开发的基于FPGA 的健身自行车模拟数电课程设计，通过数码管和键盘来显示和操作

语言: 其他大小：类型: tag：上传人：engl98 上传时间:2023-09-29

0

基于NIOS II的电子钟设计实验报告.doc 1）实现数字时钟准确实时的计时与显示功能； 2）实现闹钟功能，即系统时间到达闹钟时间时闹铃响； 3）实现时间和闹钟时间的调时功能； 4）实现流水灯指示功能。

语言: 其他大小：类型: tag：上传人：zhanzhil 上传时间:2023-09-29

1

FPGA并行驱动AD9850verilog FPGA并行驱动AD9850的verilog代码工程，可直接综合下载至FPGA的芯片中。

语言: 其他大小：类型: tag：上传人：fuaoxing55 上传时间:2023-09-29

0

fpga课程设计-基于并行AD的信号发生器的设计本实验要求完成的任务是通过对AD 转换芯片的控制，输出我们想要的正弦波、三角波和方波信号。通过按键S1 和S2 对输出波形的频率进行控制，通过拨动开关K1 和K2 对输出的波形类别进

语言: 其他大小：类型: tag：上传人：pppxxx 上传时间:2023-09-28

0

FPGA综合系统设计二基于FPGA的温度采集和以太网传输 FPGA驱动DS18B20，温度数据用双口RAM缓存，通过以太网发送温度到PC，可用网络调试工具显示，Quartus工程；具体说明可参考本人博客。CSDN博客搜索：FPGADesigner

语言: 其他大小：类型: tag：上传人：fuaoxing55 上传时间:2023-09-27

0

FPGA综合系统设计一1.250μs冲击电压测量与显示 ADC采集信号，FIFO缓存，通过串口发送数据到PC显示，Quartus工程；具体说明可参考本人博客。CSDN博客搜索：FPGADesigner

语言: 其他大小：类型: tag：上传人：32332 上传时间:2023-09-27

0

基于FPGA的高精度数字频率计的设计基于FPGA的高精度数字频率计的设计,非常适合毕设，论文。有用。

语言: 其他大小：类型: tag：上传人：yangfen 上传时间:2023-09-27

0

FPGA 使用verilog 编写的AD tlc549 测试程序，数码管做显示，本程序已验证使用Verilog语言测试AD模块，该程序已经过验证，波形通过示波器检测正常。

语言: 其他大小：类型: tag：上传人：youshanl968 上传时间:2023-09-26

1