上传源码
  1. TAG标签
  2. VHDL
卷积码的viterbi维特比译码算法的FPGA实现而且 2,1,7卷积码的viterbi译码算法的FPGA实现,内容详细,而且附带源代码
语言: 其他 类型: tag： 上传人：wjd2002xx 上传时间:2023-12-10
0
VHDL 语法 IEEE std 1076-2008 初学者适用的VHDL语法，包括结构体，声明，库调用以及数据类型
语言: 其他 类型: tag： 上传人：zhanzhil 上传时间:2023-12-08
0
eda信号发生器的设计VHDL 简易信号发生器的设计本课程设计主要是利用 VHDL 语言设计一个信号发生器，要求实现以下功能：（1）根据输入信号的选择可以产生周期性输出方波、三角波、正弦波、阶梯波四种波形
语言: 其他 类型: tag： 上传人：wjd2002xx 上传时间:2023-12-07
0
[BUPT]数字逻辑 - 编程作业 + PPTVHDL整合包计算机学院 - 大二上.zip BUPT，数字逻辑 - 编程作业 + PPT（VHDL）整合包（计算机学院 - 大一下）工具：Quartus II 9.0，编程语言：VHDL
语言: 其他 类型: tag： 上传人：haoyisheng 上传时间:2023-12-07
0
用128*64液晶显示的数字电压表VHDL程序，内部含完整VHDL代码、字模软件、参考资 自己设计的一个完整用128*64液晶显示的数字电压表VHDL程序，内部含完整VHDL代码、字模软件、参考资料及设计报告。 关键词： 液晶 128*64LCD 电压表 VHDL quartus 字模软件
语言: 其他 类型: tag： 上传人：youshanl968 上传时间:2023-12-07
0
数字频率计 VHDL代码 本科毕业设计用的非常简洁实用的代码，VHDL实现
语言: 其他 类型: tag： 上传人：haoyisheng 上传时间:2023-12-07
0
basys3_VHDL_数字秒表 它具有计时功能。此秒表有两个按键（reset， start）按下reset键后，秒表清零，按下start键后，开始计时， 再次按下start键后， 停止计时， 用FPGA开发板上的两个七段数码管显示时间（以
语言: 其他 类型: tag： 上传人：engl98 上传时间:2023-12-07
0
完整版 VHDL设计数字电子时钟 有完整的代码，也有设计好的完整的程序工程， 拿到手后可以直接在Quartus2上运行，还附有设计报告，包含连接图和仿真图！
语言: 其他 类型: tag： 上传人：engl98 上传时间:2023-12-06
0
课设——基于VHDL的多功能电子钟（） 课设——基于VHDL的多功能电子钟(附报告及完整代码)
语言: 其他 类型: tag： 上传人：fuaoxing55 上传时间:2023-12-06
0
基于Verilog VHDL的ARINC429通信设计 这是基于verilog做的ARINC429通信设计的软件部分，可以实现实时收发，最多可以传送32位数据。
语言: 其他 类型: tag： 上传人：32332 上传时间:2023-12-06
0
哈工大计算机设计与实践 CPU 本代码为哈工大计算机设计与实践的课程设计代码，先修课程为计算机组成原理，使用 Xilinx 运行即可。
语言: 其他 类型: tag： 上传人：zhanzhil 上传时间:2023-12-06
0
FPGA硬件逻辑资源实现UDP协议通信的开源代码 FPGA硬件逻辑资源实现UDP协议通信的开源代码，用FPGA实现千兆以太网的数据协议打包部分，可直接移植到xilinx的FPGA芯片上使用，VHDL纯语言编写。
语言: 其他 类型: tag： 上传人：rtesd 上传时间:2023-12-06
0
EDA课程设计--交通灯VHDL 设计电路使用软件版本quartus2 7.2使用原理图加VHDL代码编写
语言: 其他 类型: tag： 上传人：tianbu 上传时间:2023-12-05
0
vhdl 16位乘法器 使用硬件编程语言设计了一个16位加法器 并用matlab模拟输入和输出 并对这次课程设计进行了总结Matrix calculation is one of the fundamental mathematic calculations commonly used in advanced signal processing a
语言: Matlab 类型: tag： 上传人：zhanzhil 上传时间:2023-12-05
0
VHDL语言100例详解. VHDL语言100例详解.跟随例子学习VHDL语言，使您快速掌握FPGA的开发技巧
语言: 其他 类型: tag： 上传人：pppxxx 上传时间:2023-12-05
0
数字通信同步技术的MATLAB与FPGA实现——Xilinx_VHDL版 数字通信同步技术的MATLAB与FPGA实现——Xilinx_VHDL版 最新版本 修改了matlab仿真路径错误问题
语言: Matlab 类型: tag： 上传人：haoyisheng 上传时间:2023-12-05
0
sublime text3 verilog&VHDL;语言专版 sublime text3 verilogVHDL;语言专版 功能异常强大 大幅度提高编码效率1.自动生成例化文件，自动生成tb文件、自动生成文件头注释。2.自动补全代码3.自动生成模板
语言: 其他 类型: tag： 上传人：32332 上传时间:2023-12-05
0
VHDL转换VERILOG工具 VHDL转换verilog工具软件绿色版，亲测可用。绝对是FPGA开发人员必备利器
语言: 其他 类型: tag： 上传人：youshanl968 上传时间:2023-12-05
0
基于fpga的vhdl课程设计_函数信号发生器 基于fpga的vhdl课设_函数信号发生器
语言: 其他 类型: tag： 上传人：tianbu 上传时间:2023-12-05
0
用FPGA实现AM调制的VHDL程序 FPGA实现的AM数字调制，编程语言室VHDL，开发环境是QuartusII8.0 。它很容易就能更改成其他的频率。
语言: 其他 类型: tag： 上传人：tianbu 上传时间:2023-12-02
0
1 2 3 4 5