反相器链缓冲器级数和尺寸优化,D触发器设计及输出延时优化 VLSI设计和优化问题,包括两个内容:反相器链缓冲器级数和尺寸优化,D触发器设计及输出延时优化。使用hspice网格形式设计优化,文档内代码可直接使用。 语言: 其他 大小: 类型: tag: 上传人:engl98 上传时间:2023-12-02 0 1条