基于DDS正弦波信号发生器


基于Verilog代码和调用IP核的ROM模块存储波形,实现基于FPGA的正弦波信号输出以及波形的仿真
资源截图
代码片段和文件信息
 属性            大小     日期    时间   名称
----------- ---------  ---------- -----  ----

     文件       1701  2018-04-03 09:28  SINfuse.log

     文件        367  2018-04-03 09:28  SINfuse.xmsgs

     文件        252  2018-04-03 09:28  SINfuseRelaunch.cmd

     文件       7721  2018-04-03 09:28  SINipcore_dirlk_mem_gen_v7_3lk_mem_gen_v7_3_readme.txt

     文件       8311  2018-04-03 09:28  SINipcore_dirlk_mem_gen_v7_3doclk_mem_gen_v7_3_vinfo.html

     文件    7207569  2018-04-03 09:29  SINipcore_dirlk_mem_gen_v7_3docpg058-blk-mem-gen.pdf

     文件       2684  2018-04-03 09:28  SINipcore_dirlk_mem_gen_v7_3example_designlk_mem_gen_v7_3_exdes.ucf

     文件       4822  2018-04-03 09:28  SINipcore_dirlk_mem_gen_v7_3example_designlk_mem_gen_v7_3_exdes.vhd

     文件       2654  2018-04-03 09:28  SINipcore_dirlk_mem_gen_v7_3example_designlk_mem_gen_v7_3_exdes.xdc

     文件      10398  2018-04-03 09:28  SINipcore_dirlk_mem_gen_v7_3example_designlk_mem_gen_v7_3_prod.vhd

     目录          0  2018-04-03 09:29  SINipcore_dirlk_mem_gen_v7_3doc

     目录          0  2018-04-03 09:28  SINipcore_dirlk_mem_gen_v7_3example_design

     目录          0  2018-04-03 09:28  SINipcore_dirlk_mem_gen_v7_3

     目录          0  2018-04-03 09:28  SINipcore_dir

     目录          0  2018-04-03 09:28  SIN

----------- ---------  ---------- -----  ----

              7246479                    15


版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容, 请发送邮件举报,一经查实,本站将立刻删除。

发表评论

评论列表(条)