实现了五段流水线的MIPS CPU,代码分模块书写,内容详尽,代码易读
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 6 2013-05-16 15:12 multi_cpu_3110104501.lso
文件 812 2013-05-20 19:02 multi_cpu_3110104501alu.v
文件 1738 2013-04-18 13:56 multi_cpu_3110104501aluctr.v
文件 955 2013-04-18 13:58 multi_cpu_3110104501ALUnit.v
文件 886 2013-05-20 17:05 multi_cpu_3110104501alu_oritest.v
文件 828 2013-05-20 17:11 multi_cpu_3110104501alu_wrapper.v
文件 2073 2013-05-16 13:41 multi_cpu_3110104501coregen_xil_5216_19.cgc
文件 518 2013-05-16 13:41 multi_cpu_3110104501coregen_xil_5216_19.cgp
文件 858 2012-12-19 14:35 multi_cpu_3110104501counter_1s.v
文件 23 2013-05-16 15:12 multi_cpu_3110104501ctrl.prj
文件 1205 2013-05-16 15:12 multi_cpu_3110104501ctrl.stx
文件 4893 2013-05-22 21:58 multi_cpu_3110104501ctrl.v
文件 172 2013-05-16 15:12 multi_cpu_3110104501ctrl.xst
文件 1954 2012-12-05 16:02 multi_cpu_3110104501display.v
文件 2121 2013-03-07 14:31 multi_cpu_3110104501display32bits.v
文件 2141 2013-05-23 00:33 multi_cpu_3110104501fuse.log
文件 367 2013-05-23 00:33 multi_cpu_3110104501fuse.xmsgs
文件 282 2013-05-23 00:32 multi_cpu_3110104501fuseRelaunch.cmd
文件 1331 2013-05-09 13:30 multi_cpu_3110104501gpr.v
文件 3718522 2013-05-22 12:18 multi_cpu_3110104501ipcore_dirlk_mem_gen_ds512.pdf
文件 7129 2013-05-22 12:18 multi_cpu_3110104501ipcore_dirlk_mem_gen_readme.txt
文件 11516 2013-05-22 12:11 multi_cpu_3110104501ipcore_dircoregen.cgc
文件 518 2013-05-22 11:21 multi_cpu_3110104501ipcore_dircoregen.cgp
文件 334 2013-05-22 12:15 multi_cpu_3110104501ipcore_dircoregen.log
文件 156 2013-05-22 12:11 multi_cpu_3110104501ipcore_dircoregen.rsp
文件 965 2013-05-16 15:31 multi_cpu_3110104501ipcore_dirmemory.asy
文件 1562 2013-05-22 12:33 multi_cpu_3110104501ipcore_dirmemory.gise
文件 816 2013-05-16 15:31 multi_cpu_3110104501ipcore_dirmemory.mif
文件 0 2013-05-22 10:40 multi_cpu_3110104501ipcore_dirmemory.ncf
文件 36547 2013-05-16 15:32 multi_cpu_3110104501ipcore_dirmemory.ngc
............此处省略259个文件信息
/**********************************************************************/
/* ____ ____ */
/* / // / */
/* /___/ / */
/* / */
/* Copyright (c) 2003-2009 Xilinx Inc. */
/* / / All Right Reserved. */
/* /---/ / */
/* / */
/* \___/\___ */
/***********************************************************************/
/* This file is designed for use with ISim build 0x8ef4fb42 */
#define XSI_HIDE_SYMBOL_SPEC true
#include “xsi.h“
#include
#ifdef __GNUC__
#include
#else
#include
#define alloca _alloca
#endif
static const char *ng0 = “F:/Tmp/organization/lab6.4/multi_cpu_3110104501/testmemsin.v“;
static int ng1[] = {0 0};
static void Initial_48_0(char *t0)
{
char *t1;
char *t2;
char *t3;
LAB0: t1 = (t0 + 1812U);
t2 = *((char **)t1);
if (t2 == 0)
goto LAB2;
LAB3: goto *t2;
LAB2: xsi_set_current_line(48 ng0);
LAB4: xsi_set_current_line(50 ng0);
t2 = ((char*)((ng1)));
t3 = (t0 + 828);
xsi_vlogvar_assign_value(t3 t2 0 0 1);
xsi_set_current_line(51 ng0);
t2 = ((char*)((ng1)));
t3 = (t0 + 920);
xsi_vlogvar_assign_value(t3 t2 0 0 1);
xsi_set_current_line(52 ng0);
t2 = ((char*)((ng1)));
t3 = (t0 + 1012);
xsi_vlogvar_assign_value(t3 t2 0 0 11);
xsi_set_current_line(53 ng0);
t2 = ((char*)((ng1)));
t3 = (t0 + 1104);
xsi_vlogvar_assign_value(t3 t2 0 0 32);
xsi_set_current_line(54 ng0);
t2 = ((char*)((ng1)));
t3 = (t0 + 1196);
xsi_vlogvar_assign_value(t3 t2 0 0 1);
xsi_set_current_line(55 ng0);
t2 = ((char*)((ng1)));
t3 = (t0 + 1288);
xsi_vlogvar_assign_value(t3 t2 0 0 11);
xsi_set_current_line(58 ng0);
t2 = (t0 + 1712);
xsi_process_wait(t2 100000LL);
*((char **)t1) = &&LAB5;
LAB1: return;
LAB5: goto LAB1;
}
static void Always_63_1(char *t0)
{
char t3[8];
char *t1;
char *t2;
char *t4;
char *t5;
char *t6;
char *t7;
unsigned int t8;
unsigned int t9;
unsigned int t10;
unsigned int t11;
unsigned int t12;
char *t13;
char *t14;
char *t15;
unsigned int t16;
unsigned int t17;
unsigned int t18;
unsigned int t19;
unsigned int t20;
unsigned int t21;
unsigned int t22;
unsigned int t23;
char *t24;
LAB0: t1 = (t0 + 1956U);
t2 = *((char **)t1);
if (t2 == 0)
got
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 6 2013-05-16 15:12 multi_cpu_3110104501.lso
文件 812 2013-05-20 19:02 multi_cpu_3110104501alu.v
文件 1738 2013-04-18 13:56 multi_cpu_3110104501aluctr.v
文件 955 2013-04-18 13:58 multi_cpu_3110104501ALUnit.v
文件 886 2013-05-20 17:05 multi_cpu_3110104501alu_oritest.v
文件 828 2013-05-20 17:11 multi_cpu_3110104501alu_wrapper.v
文件 2073 2013-05-16 13:41 multi_cpu_3110104501coregen_xil_5216_19.cgc
文件 518 2013-05-16 13:41 multi_cpu_3110104501coregen_xil_5216_19.cgp
文件 858 2012-12-19 14:35 multi_cpu_3110104501counter_1s.v
文件 23 2013-05-16 15:12 multi_cpu_3110104501ctrl.prj
文件 1205 2013-05-16 15:12 multi_cpu_3110104501ctrl.stx
文件 4893 2013-05-22 21:58 multi_cpu_3110104501ctrl.v
文件 172 2013-05-16 15:12 multi_cpu_3110104501ctrl.xst
文件 1954 2012-12-05 16:02 multi_cpu_3110104501display.v
文件 2121 2013-03-07 14:31 multi_cpu_3110104501display32bits.v
文件 2141 2013-05-23 00:33 multi_cpu_3110104501fuse.log
文件 367 2013-05-23 00:33 multi_cpu_3110104501fuse.xmsgs
文件 282 2013-05-23 00:32 multi_cpu_3110104501fuseRelaunch.cmd
文件 1331 2013-05-09 13:30 multi_cpu_3110104501gpr.v
文件 3718522 2013-05-22 12:18 multi_cpu_3110104501ipcore_dirlk_mem_gen_ds512.pdf
文件 7129 2013-05-22 12:18 multi_cpu_3110104501ipcore_dirlk_mem_gen_readme.txt
文件 11516 2013-05-22 12:11 multi_cpu_3110104501ipcore_dircoregen.cgc
文件 518 2013-05-22 11:21 multi_cpu_3110104501ipcore_dircoregen.cgp
文件 334 2013-05-22 12:15 multi_cpu_3110104501ipcore_dircoregen.log
文件 156 2013-05-22 12:11 multi_cpu_3110104501ipcore_dircoregen.rsp
文件 965 2013-05-16 15:31 multi_cpu_3110104501ipcore_dirmemory.asy
文件 1562 2013-05-22 12:33 multi_cpu_3110104501ipcore_dirmemory.gise
文件 816 2013-05-16 15:31 multi_cpu_3110104501ipcore_dirmemory.mif
文件 0 2013-05-22 10:40 multi_cpu_3110104501ipcore_dirmemory.ncf
文件 36547 2013-05-16 15:32 multi_cpu_3110104501ipcore_dirmemory.ngc
............此处省略259个文件信息
版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容, 请发送邮件举报,一经查实,本站将立刻删除。
评论列表(条)