ARM Cortex-M3嵌入式开发详解基于NXP LPC1768 例程

/******************************************************************************
 * @file:    system_LPC17xx.c
 * @purpose: CMSIS Cortex-M3 Device Peripheral Access layer Source File
 *           for the NXP LPC17xx Device Series 
 * @version: V1.1
 * @date:    18th May 2009
 *----------------------------------------------------------------------------
 *
 * Copyright （C） 2008 ARM Limited. All rights reserved.
 *
 * ARM Limited （ARM） is supplying this software for use with Cortex-M3 
 * processor based microcontrollers.  This file can be freely distributed 
 * within development tools that are supporting such ARM based processors. 
 *
 * THIS SOFTWARE IS PROVIDED “AS IS“.  NO WARRANTIES WHETHER EXPRESS IMPLIED
 * OR STATUTORY INCLUDING BUT NOT LIMITED TO IMPLIED WARRANTIES OF
 * MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE APPLY TO THIS SOFTWARE.
 * ARM SHALL NOT IN ANY CIRCUMSTANCES BE LIABLE FOR SPECIAL INCIDENTAL OR
 * CONSEQUENTIAL DAMAGES FOR ANY REASON WHATSOEVER.
 *
 ******************************************************************************/


#include 
#include 

/*
//-------- <<< Use Configuration Wizard in Context Menu >>> ------------------
*/

/*--------------------- Clock Configuration ----------------------------------
//
//  Clock Configuration
//    System Controls and Status Register （SCS）
//         OSCRANGE: Main Oscillator Range Select
//                     <0=>  1 MHz to 20 MHz
//                     <1=> 15 MHz to 24 MHz
//            OSCEN: Main Oscillator Enable
//     
//   
//
//    Clock Source Select Register （CLKSRCSEL）
//        CLKSRC: PLL Clock Source Selection
//                     <0=> Internal RC oscillator
//                     <1=> Main oscillator
//                     <2=> RTC oscillator
//   
//
//    PLL0 Configuration （Main PLL）
//      PLL0 Configuration Register （PLL0CFG）
//                      F_cco0 = （2 * M * F_in） / N
//                      F_in must be in the range of 32 kHz to 50 MHz
//                      F_cco0 must be in the range of 275 MHz to 550 MHz
//         MSEL: PLL Multiplier Selection
//                     <6-32768><#-1>
//                      M Value
//        NSEL: PLL Divider Selection
//                     <1-256><#-1>
//                      N Value
//     
//   
//
//    PLL1 Configuration （USB PLL）
//      PLL1 Configuration Register （PLL1CFG）
//                      F_usb = M * F_osc or F_usb = F_cco1 / （2 * P）
//                      F_cco1 = F_osc * M * 2 * P
//                      F_cco1 must be in the range of 156 MHz to 320 MHz
//          MSEL: PLL Multiplier Selection
//                     <1-32><#-1>
//                      M Value （for USB maximum value is 4）
//          PSEL: PLL Divider Selection
//