arm cortex-m0 lpc 1114的14个例程

/**************************************************************************//**
 * @file     system_LPC11xx.c
 * @brief    CMSIS Cortex-M0 Device Peripheral Access layer Source File
 *           for the NXP LPC11xx/LPC11Cxx Devices
 * @version  V1.10
 * @date     24. November 2010
 *
 * @note
 * Copyright （C） 2009-2010 ARM Limited. All rights reserved.
 *
 * @par
 * ARM Limited （ARM） is supplying this software for use with Cortex-M 
 * processor based microcontrollers.  This file can be freely distributed 
 * within development tools that are supporting such ARM based processors. 
 *
 * @par
 * THIS SOFTWARE IS PROVIDED “AS IS“.  NO WARRANTIES WHETHER EXPRESS IMPLIED
 * OR STATUTORY INCLUDING BUT NOT LIMITED TO IMPLIED WARRANTIES OF
 * MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE APPLY TO THIS SOFTWARE.
 * ARM SHALL NOT IN ANY CIRCUMSTANCES BE LIABLE FOR SPECIAL INCIDENTAL OR
 * CONSEQUENTIAL DAMAGES FOR ANY REASON WHATSOEVER.
 *
 ******************************************************************************/


#include 
#include “LPC11xx.h“

/*
//-------- <<< Use Configuration Wizard in Context Menu >>> ------------------
*/

/*--------------------- Clock Configuration ----------------------------------
//
//  Clock Configuration
//    System Oscillator Control Register （SYSOSCCTRL）
//           BYPASS: System Oscillator Bypass Enable
//                      If enabled then PLL input （sys_osc_clk） is fed
//                      directly from XTALIN and XTALOUT pins.
//           FREQRANGE: System Oscillator Frequency Range
//                      Determines frequency range for Low-power oscillator.
//                   <0=> 1 - 20 MHz
//                   <1=> 15 - 25 MHz
//   
//
//    Watchdog Oscillator Control Register （WDTOSCCTRL）
//        DIVSEL: Select Divider for Fclkana
//                      wdt_osc_clk = Fclkana/ （2 ?（1 + DIVSEL））
//                   <0-31>
//        FREQSEL: Select Watchdog Oscillator Analog Output Frequency （Fclkana）
//                   <0=> Undefined
//                   <1=> 0.5 MHz
//                   <2=> 0.8 MHz
//                   <3=> 1.1 MHz
//                   <4=> 1.4 MHz
//                   <5=> 1.6 MHz
//                   <6=> 1.8 MHz
//                   <7=> 2.0 MHz
//                   <8=> 2.2 MHz
//                   <9=> 2.4 MHz
//                   <10=> 2.6 MHz
//                   <11=> 2.7 MHz
//                   <12=> 2.9 MHz
//                   <13=> 3.1 MHz
//                   <14=> 3.2 MHz
//                   <15=> 3.4 MHz
//   
//
//    System PLL Control Register （SYSPLLCTRL）
//                    F_clkout = M * F_clkin = F_CCO / （2 * P）
//                    F_clkin must be in the range of  10 MHz to  25 MHz
//                    F_CCO   must be in the range of 156 MHz to 320 MHz
//        MSEL: Fe