基于FPGA的高性能离散小波变换设计

在数字信号处理领域，小波变换无论在理论研究还是工程应用方面都具有广泛的价值，因此 高性能离散小波变换的 FPGA 实现架构的研究就显得尤为重要。本文针对 db8 (Daubechies 8)小波设 计了一个 16 阶 16 位的正、反变换系统，用 DE2 开发板进行了系统验证，在 FPGA 的逻辑单元资 源消耗 12%的情况下，正、反变换的最高时钟频率分别达到了 217.72MHz、217.58MHz