多周期MIPS指令CPU的fpga实现,可实现R型,I型,J型共20条常用指令且仿真通过。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2018-06-27 17:17 multicycle_cpu
文件 1823 2018-06-05 15:43 multicycle_cpuadd_16.v
文件 1442 2018-05-21 17:25 multicycle_cpuadd_32.v
文件 201 2018-06-12 15:10 multicycle_cpualu.cmd_log
文件 2086 2018-05-29 14:51 multicycle_cpualu.sym
文件 210 2018-06-12 15:10 multicycle_cpualu.tfi
文件 2507 2018-06-27 09:14 multicycle_cpualu.v
文件 1074 2018-06-05 15:35 multicycle_cpucla_4bit.v
文件 1414 2018-06-05 15:48 multicycle_cpucarry_add_4bit.v
文件 872 2018-06-12 15:10 multicycle_cpudata_path.v
文件 6222 2018-06-15 18:13 multicycle_cpufinish_tb_file.wcfg
文件 213 2018-06-12 17:53 multicycle_cpufsm_ctr.cmd_log
文件 6 2018-06-12 17:48 multicycle_cpufsm_ctr.lso
文件 26 2018-06-12 17:48 multicycle_cpufsm_ctr.prj
文件 1678 2018-06-12 17:48 multicycle_cpufsm_ctr.stx
文件 456 2018-06-12 17:53 multicycle_cpufsm_ctr.tfi
文件 7077 2018-06-27 10:39 multicycle_cpufsm_ctr.v
文件 1138 2018-06-12 17:48 multicycle_cpufsm_ctr.xst
文件 2816 2018-06-27 10:47 multicycle_cpufuse.log
文件 917 2018-06-27 10:47 multicycle_cpufuse.xmsgs
文件 256 2018-06-27 10:47 multicycle_cpufuseRelaunch.cmd
文件 613 2018-06-27 09:59 multicycle_cpuinstr_mem1.coe
目录 0 2018-06-27 10:47 multicycle_cpuipcore_dir
文件 233 2018-06-12 18:27 multicycle_cpuipcore_dircoregen.cgp
文件 2675 2018-06-27 10:46 multicycle_cpuipcore_dircoregen.log
文件 1273 2018-06-12 18:24 multicycle_cpuipcore_dircreate_mem.tcl
文件 1245 2018-06-12 15:06 multicycle_cpuipcore_dircreate_mul.tcl
文件 1118 2018-06-27 10:44 multicycle_cpuipcore_diredit_mem.tcl
文件 613 2018-06-27 10:44 multicycle_cpuipcore_dirinstr_mem1.coe
目录 0 2018-06-27 10:46 multicycle_cpuipcore_dirmem
文件 519 2018-06-27 10:46 multicycle_cpuipcore_dirmem.asy
............此处省略290个文件信息
/**********************************************************************/
/* ____ ____ */
/* / // / */
/* /___/ / */
/* / */
/* Copyright (c) 2003-2009 Xilinx Inc. */
/* / / All Right Reserved. */
/* /---/ / */
/* / */
/* \___/\___ */
/***********************************************************************/
/* This file is designed for use with ISim build 0x7708f090 */
#define XSI_HIDE_SYMBOL_SPEC true
#include “xsi.h“
#include
#ifdef __GNUC__
#include
#else
#include
#define alloca _alloca
#endif
static int ng0[] = {1 0};
static int ng1[] = {0 0};
static const char *ng2 = “OPMODE Input Warning : The OPMODE %b to DSP48E1 instance %m at %.3f ns requires attribute PREG set to 1.“;
static int ng3[] = {1380270932 0 17481 0};
static int ng4[] = {1128350789 0 4407635 0};
static const char *ng5 = “Attribute Syntax Error : The attribute A_INPUT on DSP48E1 instance %m is set to %s. Legal values for this attribute are DIRECT or CASCADE.“;
static const char *ng6 = “Attribute Syntax Error : The attribute ALUMODEREG on DSP48E1 instance %m is set to %d. Legal values for this attribute are 0 1.“;
static int ng7[] = {2 0};
static const char *ng8 = “Attribute Syntax Error : The attribute AREG on DSP48E1 instance %m is set to %d. Legal values for this attribute are 0 1 or 2.“;
static const char *ng9 = “Attribute Syntax Error : The attribute ACASCREG on DSP48E1 instance %m is set to %d. ACASCREG has to be set to 0 when attribute AREG = 0.“;
static const char *ng10 = “Attribute Syntax Error : The attribute ACASCREG on DSP48E1 instance %m is set to %d. ACASCREG has to be set to 1 when attribute AREG = 1.“;
static const char *ng11 = “Attribute Syntax Error : The attribute ACASCREG on DSP48E1 instance %m is set to %d. ACASCREG has to be set to either 2 or 1 when attribute AREG = 2.“;
static const char *ng12 = “Attribute Syntax Error : The attribute B_INPUT on DSP48E1 instance %m is set to %s. Legal values for this attribute are DIRECT or CASCADE.“;
static const char *ng13 = “Attribute Syntax Error : The attribute BREG on DSP48E1 instance %m is set to %d. Legal values for this attribute are 0 1 or 2.“;
static const char *ng14 = “Attribute Syntax Error : The attribute BCASCREG on DSP48E1 instance %m is set to %d. BCASCREG has to be set to 0 when attribute BREG = 0.“;
static const char *ng15 = “Attribute Syntax Error : The attribute BCASCREG on DSP48E1 instance %m is set to %d. BCASCREG has to be
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2018-06-27 17:17 multicycle_cpu
文件 1823 2018-06-05 15:43 multicycle_cpuadd_16.v
文件 1442 2018-05-21 17:25 multicycle_cpuadd_32.v
文件 201 2018-06-12 15:10 multicycle_cpualu.cmd_log
文件 2086 2018-05-29 14:51 multicycle_cpualu.sym
文件 210 2018-06-12 15:10 multicycle_cpualu.tfi
文件 2507 2018-06-27 09:14 multicycle_cpualu.v
文件 1074 2018-06-05 15:35 multicycle_cpucla_4bit.v
文件 1414 2018-06-05 15:48 multicycle_cpucarry_add_4bit.v
文件 872 2018-06-12 15:10 multicycle_cpudata_path.v
文件 6222 2018-06-15 18:13 multicycle_cpufinish_tb_file.wcfg
文件 213 2018-06-12 17:53 multicycle_cpufsm_ctr.cmd_log
文件 6 2018-06-12 17:48 multicycle_cpufsm_ctr.lso
文件 26 2018-06-12 17:48 multicycle_cpufsm_ctr.prj
文件 1678 2018-06-12 17:48 multicycle_cpufsm_ctr.stx
文件 456 2018-06-12 17:53 multicycle_cpufsm_ctr.tfi
文件 7077 2018-06-27 10:39 multicycle_cpufsm_ctr.v
文件 1138 2018-06-12 17:48 multicycle_cpufsm_ctr.xst
文件 2816 2018-06-27 10:47 multicycle_cpufuse.log
文件 917 2018-06-27 10:47 multicycle_cpufuse.xmsgs
文件 256 2018-06-27 10:47 multicycle_cpufuseRelaunch.cmd
文件 613 2018-06-27 09:59 multicycle_cpuinstr_mem1.coe
目录 0 2018-06-27 10:47 multicycle_cpuipcore_dir
文件 233 2018-06-12 18:27 multicycle_cpuipcore_dircoregen.cgp
文件 2675 2018-06-27 10:46 multicycle_cpuipcore_dircoregen.log
文件 1273 2018-06-12 18:24 multicycle_cpuipcore_dircreate_mem.tcl
文件 1245 2018-06-12 15:06 multicycle_cpuipcore_dircreate_mul.tcl
文件 1118 2018-06-27 10:44 multicycle_cpuipcore_diredit_mem.tcl
文件 613 2018-06-27 10:44 multicycle_cpuipcore_dirinstr_mem1.coe
目录 0 2018-06-27 10:46 multicycle_cpuipcore_dirmem
文件 519 2018-06-27 10:46 multicycle_cpuipcore_dirmem.asy
............此处省略290个文件信息
版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容, 请发送邮件举报,一经查实,本站将立刻删除。
评论列表(条)